⑩ 日本国特許庁(JP)

① 特許出題公開

◎ 公開特許公報(A) 平4-14699

30 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成 4年(1992) 1月20日

G 11 C 16/06

9191-5L G 11 C 17/00

309 F

審査請求 未請求 請求項の数 1 (全4頁)

②発明の名称 EEPROM不活性化防止装置

②特 願 平2-118933

20出 願 平2(1990)5月8日

饲発 明 者 海 老 原 英 明 神奈川県横浜市港北区網島東4丁目3番1号 松下通信工

業株式会社内

加出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

⑩代 理 人 弁理士 栗野 重孝 外1名

明期の書

1. 発明の名称

EEPROM不活性化防止装置

2. 特許請求の範囲

3. 発明の詳細な説明

産業上の利用分野

本発明は、エレクトリカル・イレーザブル/ブ

ログラマブルR O M (以下 E E P R O M と称す) を使用する E P R O M 不活性化防止装置に関する。

従来の技術

現在、コンピュータ等の、半導体メモリを備えた情報処理装置が広く使用されている。特に、情報処理装置のメモリとして、RAM等の書き替え可能な半導体メモリが使用されている場合には、メモリ内の情報が一瞬にして失われるおそれがあることが知られている。

にしたものである。

しかしながら、比較的消費電力の大きな大型の情報処理装置の場合には、バックアップ用のバッテリは、常の張る大重量のものとなり、またそのメンテナンスも容易でないものとなる。

そるようには、 のの、外では、 のの、外では、 のの、外では、 のの、外では、 のの、外では、 のの、からないでは、 のの、からないでは、 のの、ないでは、 のの、ののでは、 のののでは、 のののでは、 ののののでは、 ののののでは、 ののののでは、 ののののでは、 ののののでは、 ののののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 のののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでは、 ののでに、 ののでは、 ののでは、 ののでに、 のので、

発明が解決しようとする課題

しかしながら、その種の従来の電子回路システムでは、EEPROMへのアクセスが行われてい

宝饰条

以下に図面を参照しつつ本発明の一実施例について説明する。

第1図は本発明の一実施例に係るEEPROM 不活性化防止装置を備えた電子回路システムの構 である。図中、10は電源である。図中、10は電源である。図中、10は電源である。図中、10は電源である。12は外部電を上でいる。14は安定である。14は安定ではできた。160、次の電源である。14は、外部電源12に接続されておきます18は、外部電源12に接続されてお る最中に供給電源電圧に異常が発生した場合には、そのアクセス動作が途中で機能中断するおそれがあり、そのため、電源電圧が正常に復帰した後にも、EEPROMが活性化されず、場合によっては1週間程度不活性状態(読み書き不能状態)が続くことさえあるという問題があった。

本発明はこのような従来の問題を解決するものであり、EEPROMの不活性化を防止できる優れた電子回路装置を提供することを目的とするものである。

課題を解決するための手段

本発明は、上記目的を達成するために、電源とフクセス手段とに接続され、電源の電圧をモニタしてその電圧の異常を検出したときに所定の信号を発生するようには圧異常検出手段を備え、 且つ、アクセス手段を、この信号の発生に応答に でEEPROMのアクセスを中止するように構成 し、それによってEEPROMの不活性化を防止 するようにしたものである。

作用

り、またアナログーデジタル変換器20は、この定電圧素子18の出力を受け取り、安定化電力の供給を受け、そしてデジタル出力を発生するように接続されている。22はマイクロブロセッサであり、安定化電源14から電力の供給を受けている。24はEEPROMであり、安定化電源14から電力の供給を受け、マイクロブロセッサ22によりてクセスされるようになって

第2図は、外部電源12の電圧に異常が発生したときに、第1図のEEPROM不活性化防止装置の各部に発生する電圧を示すチャートである。この図では、外部電源12の電圧異常の一例として電源断の場合を例示しており、また大々の電圧はランプ状に変化するものとして近似的に表してある。

第2図において、31は外部電源12の出力電圧、32は安定化電源14の出力電圧、33は定電圧素子18の出力電圧であるモニタ電圧、そして34はモニタ電圧33がこのレベル以下になっ

た場合に電圧の異常低下と判断するための、基準となるスレショルド電圧レベルを表している。また、 Toは外部電源 1 2 の電源断が発生した時刻、 Tiはモニタ電圧 3 3 がスレショルド電圧レベル 3 4 を割り込んで低下する時刻、 T2はマイクロプロセッサ 2 4 並びにEEPROM 2 6 へ供給されている安定化電源 1 4 の出力電圧 3 2 が、許容される出力電圧範囲から逸脱して低下を始める時刻である。

次に本実施例の動作について説明する。

外部電源12が時刻Toにおいて電源断を起こしたならば、それと同時にその電圧31は第2図に示すように近似的にランプ状に低下し始め、この電圧31の低下は、この外部電源12に接続されている安定化電源14と定電圧素子18とに伝わる。

安定化電源14は、通常作動時においてはその 入力電圧(即ち電圧31)と出力電圧(即ち電圧 32)との間にマージンが存在しているため、外 部電源12の出力電圧31が低下を開始してから

24に悪影響を及ぼすことなくそのアクセス動作を速やかに中止するためのルーチンへ入り、また、そのときマイクロプロセッサ22がEEPROM24のアクセスを行っていなかったならば、マイクロプロセッサ22はEEPROM24のアクセスを開始せずに、それらへ供給されている安定化電源14の電圧32の低下が始まるのを単に待機することになる。

このように構成したことにより、外部電源12の電圧異常の影響がマイクロプロセッサ22並びにEEPROM24に及ぶ以前に、マイクロプロセッサ22によるEEPROM24のアクセスを中止させることができるようになっており、それによってEEPROM24が不活性化される(読み書き不能状態となる)ことが未然に防止されている。

尚、電圧異常検出手段20は、以上に説明した 実施例では定電圧素子18とアナログーデジタル 変換器20とから構成してあるが、それ以外に も、例えば定電圧素子と比較器とを組み合わせ、 アナログーデジタル変換器 2 0 の出力は、例えばマイクロプロセッサ 2 2 の割込み端子へ供給されるようにしておけば良い。 そして、 それによって割込みがかけられたときに、 マイクロプロセッサ 2 2 が E E P R O M 合には、マイクロプロセッサ 2 2 は E E P R O M

その比較器の第1入力端子には安定化電源電圧を電圧分割した適当な電圧を印加し、また第2入力端子には定電圧素子の出力電圧を印加し、この比較器の出力をマイクロブロセッサへ供給するようにする等の、任意の構成とすることができる。

発明の効果

とができる。


4. 図面の簡単な説明

第1 図は本発明の一実施例に係る E E P R O M 不活性化防止装置を構えた電子回路システムの構成を示すブロック図、第2 図は、外部電源の電圧に異常が発生したときに第1 図の E E P R O M 不活性化防止装置の各部に発生する電圧を示すチャートである。

1 0 …電子回路システム、 1 2 …外部電源、 1 4 …安定化電源、 1 6 …電圧以上検出手段、 2 2 …マイクロブロセッサ、 2 4 … E E P R O M。

代理人の氏名 井理士 粟 野 重 孝ほか1名

第 1 図



第 2 図

